mengenal lebih jauh memory dalam komputer kamu....

Memory : Merupakan komponen yang vital dalam system komputer
Idealnya memory yang digunakan dalam komputer mempunyai kecepatan tinggi, berkapasitas besar dan berharga murah.

Konsep Dasar :
Ukuran maksimum memory utama (MM) yg dapat digunakan dalam setiap komputer ditentukan oleh skema addressing.
Contoh:
Komputer 32 bit yg membangkitkan address 32 bit mampu meng-address lebih dari 232 = 4G(giga ) lokasi memory.
( 232 = 4.294.967.295 )
Umumnya komputer modern menggunakan byte-addressable, yaitu untuk pengambilan data dilakukan per-byte.
Contoh komputer yg byte-addressable dg pengaturan big endian PowerPC dan 68000.

MM biasanya dirancang untuk menyimpan dan mengambil data dalam satuan word.
Jumlah bit yg sebenarnya disimpan atau diambil dalam 1 memory access adalah definisi yg paling umum bagi panjang word sebuah komputer.
Misal: sebuah komputer yg byte-addressable dg struktur address pd Gb. yg instruksinya menghasilkan address 32 bit. High-order 30 bit menentukan word mana yg akan diakses, 2 bit lainnya menentukan lokasi byte yg diakses.

Hubungan MM dg CPU:
MAR k bit berarti MM dapat berisi 2k lokasi address yg dapat diakses melalui address bus.
MDR n bit berarti dalam sekali siklus sebanyak n bit data dapat ditransfer antara processor dengan MM melalui data bus
CPU dengan MM juga terhubung dengan control lines untuk sinyal read, write, dan memory function completed (MFC).

Pengukuran kecepatan memory adl waktu yg diperlukan antara awal operasi dan selesainya operasi tersebut. Disebut sebagai Memory Access Time.
- Contoh: waktu antara Read dan MFC.

Pengukuran lain yg penting adl memory cycle time. Ini adalah waktu tunda minimum yg diperlukan antara inisialisi 2 operasi memory yang berurutan (contoh: antara dua operasi read yg berurutan). Cycle time biasanya sedikit lebih lama dari pada access time.

Semiconductor RAM :
Dengan ditemukannya bahan semikonduktor kecepatan memori meningkat, satu cycle time memory kurang dari 10 nS.
Dengan teknologi VLSI (Very Large Scale Integration) harga memory semikonduktor turun drastis.

Organisasi internal chip memori
Organisasi memory dapat digambarkan dalam sel-sel yang tersusun pada sebuah array. Setiap sel dapat menyimpan satu bit informasi.
Setiap baris dari sel merupakan satu word memory, dan semua sel pada setiap baris terhubung pada sebuah common line disebut sebagai word line yang dikendalikan oleh address decoder.
Sel pada setiap kolom terhubung pada sebuah rangkaian sense/write yang terdiri dari dua bit.

Gambar di atas adalah contoh organisasi chip memory yang sangat kecil, berisi 16 word dan setiap word berisi 8 bit.
Data input dan output setiap rangkaian sense/write terhubung pada sebuah jalur single bidirectional data. Rangkaian ini digunakan untuk menentukan operasi memory baa atau tulis (read/write).
Chip select digunakan untuk menentukan chip memory yang digunakan pada sistem multi-chip.

Static Memory : Adalah memory yang berisi rangkaian yang dapat menahan tegangan dalam jangka waktu relatif lama.
Terdiri dari dua inverter (terhubung silang) dari rangkaian latch. Dan dua transistor yang berfungsi sebagai switch yang dapat membuka dan menutup jalannya data.
Untuk membaca isi sel dikirimkan sinyal pada word line. Hal ini menyebabkan switch T1 dan T2 menutup dan mengalirkan arus ke b dan b’ yang mempunyai logika berlawanan.
Untuk menulis data ke sel selain sinyal pada word line juga dikirimkan sinyal data pada b dan b’. Sinyal ini akan menggantikan isi sel sebelumnya

Dynamic Memory : Static RAM mahal harganya karena selnya yang terbuat dari beberapa transistor. Untuk itulah digunakan teknologi lain yaitu dengan menggunakan kapasitor untuk menyimpan muatan.
Tetapi kapasitor tidak dapat menyimpan muatan dalam waktu yang lama, karenanya sel ini disebut dynamic RAM (DRAM). Kapasitor hanya bisa menyimpan data selama sepuluh mili detik. Untuk mempertahankan muatan lebih lama, secara periodik sel perlu di-refresh

Gambar 7.8 di atas adalah organisasi DRAM 16 Mb, yang dikonfigurasi sebagai 2M X 8.
Sel diatur dalam array 4K X 4K. Sel 4K (4096) dalam tiap baris dibagi menjadi 512 grup yang masing-masing 8, sehingga setiap baris dapat menyimpan 512 byte data.
12 bit alamat diperlukan untuk memilih suatu baris. 9 bit diperlukan untuk menentukan grup dalam baris yang terdiri dari 8 bit. Sehinggga total 21 bit (12 bit high-order dan 9 bit low-order) merupakan alamat baris dan kolom byte.

Langkah-langkah untuk melakukan transfer (read/write) data ke DRAM :
Pertama diberikan alamat baris yang diterima oleh Row Address Strobe (RAS) pada chip.
Kemudian operasi read/write diinisialisasi, dimana semua sel pada baris yang dipilih dibaca dan direfresh.
Alamat kolom diberikan pada Column Address Strobe (CAS). Informasi ini didecode untuk memilih kolom yang tepat.
Untuk operasi read nilai output dari sirkuit yang dipilih ditansfer ke jalur data, sebaliknya untuk operasi write informasi pada jalur data ditransfer ke sirkuit yang dipilih.

DRAM yang didiskripsikan pada bagian ini adalah asynchronous DRAM. Karena timing perangkat memory sikontrol secara asynchronous. Terdapat sirkuit kontroller memori khusus yang mengatur timing.

Mode Fast Page
Pada saat DRAM pada gambar 5.8 diakses, seluruh isi sel pada baris yang dipilih (4096 sel) dibaca, tetapi hanya 8 bit yang diletakkan pada jalur data D7-0. Byte ini dipilih oleh bit alamat kolom A7-0.

Modifikasi sederhana dapat memungkinkan mengakses byte lain dalam baris yang sama tanpa me-reselect baris tersebut. Aplikasi alamat baris akan me-load latch yang berhubungan dengan semua bit dalam baris yang dipilih. Kemudian diterapkan alamat kolom yang berbeda untuk meletakkan alamat byte yang berbeda pada jalur data.
Pengaturan ini akan sangat berguna untuk transfer byte secara berurutan. Yaitu dengan menerapkan rangkaian alamat yang berurutan pada CAS, sehingga proses transfer data dapat lebih cepat. Hal ini memungkinkan transfer blok data yang lebih cepat, dan kemampuan ini disebut sebagai mode fast page.
Ket : Blok = grup kecil byte
Page = blok yang besar

DRAM SYNCHRONOUS :
Pengembangan teknologi DRAM menghasilkan DRAM yang operasinya disinkronisasikan langsung dengan sinyal clock. DRAM jenis ini dikenal dengan nama Synchronous DRAM (SDRAM).
Array sel pada SDRAM sama dengan DRAM. Koneksi alamat dan data dibuffer menggunakan register.

SDRAM mempunyai beberapa mode operasi yang dapat dipilih dengan menuliskan informasi kontrol pada register mode. Misalnya dapat ditentukan operasi burst panjang yang berbeda untuk mode fast page. Pada SDRAM sinyal yang digunakan untuk memilih kolom berurutan dihasilkan secara internal pada jalur CAS.

Gambar di atas adalah burst read pada SDRAM dengan panjang 4.
Pertama alamat baris di-latch dibawah kontrol sinyal RAS selama 2 clock cycle untuk mengaktifkan baris yang dipilih.
Kemudian alamat kolom di-latch dibawah kontrol sinyal CAS untuk memilih kolom yang berurutan.
Setelah jeda satu satu clock cycle set data pertama ditempatkan pada jalur data.
Berikutnya secara otomatis SDRAM meningkatkan alamat kolom untuk mengakses tiga set data berikutnya pada tiga clock cycle derikutnya.

Latency dan bandwidth
Memory latency digunakan untuk menyatakan jumlah waktu yang diperlukan untuk mentransfer data ke atau dari memori.
Untuk transfer data tunggal, latency menyediakan indikasi lengkap dari performa memori. Sedangkan dalam transfer blok data istilah latency digunakan untuk menyatakan waktu yang diperlukan untuk transfer word data pertama. Yang biasanya lebih lama daripada waktu yang diperlukan untuk mentransfer word berikutnya.

Contoh dari gambar 7.10, siklus akses dimulai dengan sinyal RAS. Word data pertama ditransfer lima clock cycle kemudian. Sehingga latensinya adalah lima clock cycle. Jika kecepatan clock 100MHz, maka latensi-nya 50ns.
Pada saat mentransfer blok data, ukuran data disetiap blok dapat berubah-ubah, maka sangat berguna untuk mendefinisikan performa dalam jumlah bit atau byte yang dapat ditransfer dalam satu detik. Ukuran ini disebut sebagai bandwidth.


Double-Data-Rate SDRAM
Double-Data-Rate SDRAM (DDR SDRAM) merupakan hasil upaya peningkatan kecepatan SDRAM. Dengan perangkat memori serupa dan latency yang sama dengan SDRAM, DDR SDRAM dapat mentransfer data pada kedua sisi clock. Maka bandwidth perangkat ini dua kali SDRAM untuk transfer burst panjang.

Refresh Overhead
Memory dinamik memerlukan refresh data. Pada DRAM lama, periode untuk refreshing semua baris data adalah 16ms. Pada SDRAM biasa periode umumnya 64 ms.

Contoh SDRAM yang selnya diatur dalam 8K (8192) baris. Misalkan diperlukan empat clock cycle untuk mengakses tiap baris. Maka waktu untuk merefresh semua baris :
8192 x 4 = 32.768 cycle.
Jika kecepatan clock 133MHz, waktu yang diperlukan : 32.768 / (133*106) = 246 X 10-6 detik (0,246 ms).
Dengan periode umum 64ms, maka refresh overhead adalah sebesar 0,246 / 64 = 0,0038, berarti kurang dari 0,4% waktu total yang tersedia untuk mengakses memory

Kontroller Memori
Untuk mengakses memory processor mengirimkan seluruh bit alamat memori pada saat yang sama. Sedangkan alamat yang digunakan untuk mengakses memori terbagi dua. Bit alamat high order untuk memilih baris dalam array sel yang dikontrol oleh RAS. Dan bit alamat low order untuk memilih kolom dari baris yang dipilih yang dikontrol oleh CAS.
Untuk itulah diperlukan multiplexing alamat yang dikirimkan oleh prosessor. Multiplexing ini dilakukan oleh sirkuit kontroller memori yang terletak antara prosessor dan memori.


Read only memory diperlukan karena saat komputer pertama kali di-on software sistem operasi harus diload ke memory (RAM). Hal ini memerlukan eksekusi program yang “boot” system operasi yang biasanya disimpan di harddisk. Untuk itulah diperlukan program kecil yang tersimpan pada nonvolatile memori.

ROM
Memory ini hanya bisa dibaca. Digunakan untuk keperluan seperti dijelaskan di atas

Gambar di atas adalah konfigurasi untuk sel ROM. Nilai logika 0 disimpan dengan menghubungkan transistor ke ground pada titik P. Sedang logika 1 jika P tidak terhubung ke ground. Bit line dihubungkan melalui resistor ke sumber daya.
Untuk membaca sel jalur word (word line) diaktifkan sehingga switch transistor tertutup. Dan logika akan terbaca logika 0 jika P terhubung dan terbaca logika 1 jika P terputus.

PROM
Programable ROM (PROM) adalah jenis ROM yang didesain sehingga memungkinkan user me-load data. Programmability dicapai dengan menyisipkan semacam sekering pada titik P (lihat gambar 7.12). Sebelum diprogram, semua sel memori berisi 0. user dapat menyisipkan loigika 1 pada lokasi tertentu dengan membakar sekering lokasi tersebut menggunakan pulsa arus tinggi. Tetapi proses ini tidak dapat dibalik (irreversible).

EPROM
Erasable PROM memungkinkan data yang disimpan dihapus dan data baru di-load.
Sel EPROM memiliki struktur mirip dengan sel ROM. Tetapi dalam sel EPROM koneksi ke ground yang dibuat dengan transistor khusus. Transistor ini memiliki kemampuan untuk berfungsi sebagai transistor normal atau sebagai transistor disabled yang selalu off. Agar transistor berlaku sebagai switch terbuka permanen dilakukan dengan menginjeksikan muatan kedalamnya. Sedang untuk penghapusan memerlukan disipasi muatan yang terjebak dalam transistor sel memori, hal ini dilakukan dengan memberikan sinar ultraviolet pada chip. Untuk itulah pada chip EPROM dipasang jendela transparan.

EEPROM
Electronic EPROM merupakan versi lain dari EPROM yang isinya dapat dihapus secara elektronik. Sehingga untuk penghapusan dan pemrograman ulang EEPROM tidak perlu di pindah dari rangkaiannya. Satu-satunya kerugian EEPROM adalah diperlukan tegangan yang berbeda untuk penghapusan, penulisan, dan pembacaan data yang tersimpan.

Drive Flash
Modul ini dekembangkan untuk menggantikan drive harddisk. Walaupun sampai saat ini kapasitasnya masih lebih rendah dibandingkan harddisk tetapi drive flash ini didesain sepenuhnya untuk menggantikan harddisk.
Perangkat ini memiliki waktu pencarian dan akses yang lebih singkat. Tetapi kemampuan memori flas akan menurun setelah ditulisi berulangkali, dimana jumlah penulisan di perangkat ini mencapai jutaan kali.